

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 6-308164

(43) 公開日 平成 6 年 (1994) 11 月 4 日

(51) Int. Cl. <sup>5</sup>

G01R 1/073

H02N 2/00

識別記号

F

庁内整理番号

B 8525-5H

F I

技術表示箇所

審査請求 未請求 請求項の数 8 O L (全 10 頁)

(21) 出願番号 特願平 5-99211  
 (22) 出願日 平成 5 年 (1993) 4 月 26 日


(71) 出願人 000005821  
 松下電器産業株式会社  
 大阪府門真市大字門真 1006 番地  
 (72) 発明者 芝池 成人  
 大阪府門真市大字門真 1006 番地 松下  
 電器産業株式会社内  
 (72) 発明者 松本 聡  
 大阪府門真市大字門真 1006 番地 松下  
 電器産業株式会社内  
 (74) 代理人 弁理士 池内 寛幸 (外 1 名)

(54) 【発明の名称】 マイクロプローブ及びマルチマイクロプローブ

(57) 【要約】

【目的】 量産性に優れた半導体プロセスによって作製でき、三次元位置決めが可能でかつ探針の姿勢も制御することができ、しかも機械的強度の高いマイクロプローブ及びマルチマイクロプローブを提供する。

【構成】 マイクロプローブ 10 を、探針 16 が形成された中央部 15 と、この中央部 15 から点対称に設けられ、かつ薄膜ピエゾ素子 17 及びこの薄膜ピエゾ素子 17 に電界を与える電極 27a、27b、27c、28、29 を積層した複数のカンチレバー 12、13、14 と、この複数のカンチレバー 12、13、14 の中央部 15 と異なる端部を固定するシリコン基板 11 とにより構成する。



## 【特許請求の範囲】

【請求項1】 探針が形成された中央部と、前記中央部から点対称に設けられ、かつピエゾ素子及び該ピエゾ素子に電界を与える電極を積層した複数のアーム部と、前記複数のアーム部の前記中央部とは異なる端部を固定する基板とからなるマイクロプローブ。

【請求項2】 各アーム部を中央部から基板側の端部に向けて放射線状に展張する構造にした請求項1に記載のマイクロプローブ。

【請求項3】 各アーム部を端部近傍より中央部近傍に向けて次第に細くなるように構成した請求項1に記載のマイクロプローブ。

【請求項4】 アーム部の数が2又は3である請求項1に記載のマイクロプローブ。

【請求項5】 各アーム部に第1のピエゾ素子層と第2のピエゾ素子層とを積層し、第1のピエゾ素子層は前記各アーム部及び中央部で連続させ、第2のピエゾ素子層は前記各アーム部で各々独立に設ける請求項1に記載のマイクロプローブ。

【請求項6】 各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立に電界を与えるべく複数の電極層を設けた請求項5に記載のマイクロプローブ。

【請求項7】 各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立にかつ展張方向に対して左右に分離して電界を与えるべく複数の電極層を設けた請求項5に記載のマイクロプローブ。

【請求項8】 各々に探針が形成された複数の中央部と、前記複数の中央部の各々から点対称に設けられ、かつピエゾ素子及び該ピエゾ素子に電界を与える電極を積層した複数のアーム部と、前記各々の複数のアーム部の前記複数の中央部とは異なる端部全てを固定する基板とからなるマルチマイクロプローブ。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、エッチングやリソグラフィといった一般的な半導体プロセスを用いて作製され、例えば走査トンネル顕微鏡等に使用されるマイクロプローブ及びマルチマイクロプローブに関する。

【0002】

【従来の技術】 従来のマイクロプローブとしては、例えば、Akamineらの論文("Aplanar Process for Microfabrication of a Scanning Tunneling Microscope", Sensors & Actuators, A21-23, pp. 964-970, 1990.)に示されている走査トンネル顕微鏡(STM)用のマイクロプローブが挙げられる。

【0003】 図11に、この従来のマイクロプローブの構成を示す。図11において、1はシリコン基板、2はカンチレバーであり、その先端には探針3が設けられて

いる。

【0004】 カンチレバー2は、基本的に薄膜ピエゾ素子4、5からなるバイモルフ構造である。薄膜ピエゾ素子4の上には電極6a、6b、6cが設けられ、薄膜ピエゾ素子5の下には電極6a、6bとほぼ同一形状の電極7a、7bが設けられている。また、薄膜ピエゾ素子4、5の間にも電極8が設けられており、探針3は電極6c上に設けられている。

【0005】 各電極6a、6b、6c、7a、7b、8には、それぞれ図に示すような配線がなされており、各パッドを通して任意に電圧を印加することができる。次に、上記構成を有するマイクロプローブの作製方法を図12を参照しながら説明する。

【0006】 作製にはエッチングやリソグラフィといった一般的な半導体プロセスが用いられる。まず、シリコン基板1に裏面より異方性エッチングを施し、50〜70 $\mu$ m厚のメンブレン9を形成する(図12(a))。

【0007】 次に、メンブレン9の上に、電子ビーム蒸着法によって第1のAl薄膜を0.5 $\mu$ mの膜厚で成膜し、フォトリソグラフィによって電極7a、7bをパターン形成する(図12(b));但し、電極7bは図示せず)。

【0008】 次に、電極7a、7bの上に、0.2 $\mu$ m厚の第1の窒化膜と、3 $\mu$ m厚の第1の酸化亜鉛膜と、0.2 $\mu$ m厚の第2の窒化膜とを順に積層し、薄膜ピエゾ素子5を形成する(図12(c))。ここで、第1及び第2の窒化膜はプラズマCVD法によって成膜し、第1の酸化亜鉛膜は反応性スパッタリング法によって成膜する。そして、窒化膜にはプラズマエッチングを施し、酸化亜鉛膜にはウェットエッチングを施してパターンニングを行なう。

【0009】 次に、薄膜ピエゾ素子5の上に、(b)工程と同様に第2のAl薄膜を蒸着して電極8を形成し、その上に、(c)工程と同様に第3の窒化膜と第2の酸化亜鉛膜と第4の窒化膜とを積層して薄膜ピエゾ素子4を形成する。さらに、その上に、(b)工程と同様に第3のAl膜を蒸着して電極6a、6b、6cを形成する(図12(d));但し、電極6b、6cは図示せず)。

【0010】 最後に、メンブレン9をプラズマエッチング法によって裏面から除去すれば(図12(e))、図11の構造を有するマイクロプローブが得られる。次に、このマイクロプローブの動作を簡単に説明する。

【0011】 周知のように、ピエゾ素子は電界の方向に応じて伸長又は収縮する性質を有するため、電極8を接地し、電極6a、6b、7a、7bに正負の電圧を適当に印加することにより、薄膜ピエゾ素子4、5に与えられる電界を制御してカンチレバー2を自由に変形させることができる。

【0012】例えば、電極6a、6b、7a、7bに同極性の電圧を印加し、薄膜ピエゾ素子4、5に同じ方向の電界を与えれば、図13に示すように、カンチレバー2全体をその長手方向（矢印 $X_1$ ）に沿って伸縮させることができる。

【0013】また、図14～図16に斜線で示す（例えば、右上がりの細かい斜線を正、右下がりの粗い斜線を負）ように、各々の電極に正負の電圧を印加して薄膜ピエゾ素子4、5に与える電界を制御すれば、左右方向への変形（図14、矢印 $Y_1$ ）、上下方向への変形（図15、矢印 $Z_1$ ）、あるいは振じれ（図16、矢印M）というように自由度の高い動きをカンチレバー2に与えることができる。

【0014】以上のように電極6a、6b、7a、7bに印加する電圧を制御することにより、カンチレバー2を自由に伸縮、変形させることができ、しかもピエゾ素子がきわめて高い分解能を有することから、その先端の探針3を精密に駆動して試料の走査を行うことができる。

【0015】このため、半導体プロセスを用いてシリコン基板上にピエゾ素子を積層したSTM用のマイクロプローブを構成することが可能となり、また、STMだけでなく例えば原子間力顕微鏡（AFM）や磁気力顕微鏡（MFM）といった他の方式の走査プローブ顕微鏡用のマイクロプローブとしても利用することができ、それらの超小型化や高機能化に大きく貢献するものと期待されている。

【0016】

【発明が解決しようとする課題】しかしながら、上記のような構成のマイクロプローブでは、カンチレバー2の変形によって探針3の姿勢が微妙に変化してしまう。すなわち、STMなどで特に重要視される探針3の垂直方向の動きに関して、探針3を常に垂直に保つことが不可能であり、試料の表面形状を正確にトレースすることができず、分解能の低下を招くことになる。

【0017】また、微小で薄膜状のカンチレバー2がシリコン基板1から突出した形状となっているため、機械的強度が低く衝撃に脆いという課題も有している。本発明は、かかる点に鑑みてなされたものであり、量産性に優れた半導体プロセスによって作製でき、三次元位置決めが可能でかつ探針の姿勢も制御することができ、しかも機械的強度の高いマイクロプローブ及びマルチマイクロプローブを提供することを目的とする。

【0018】

【課題を解決するための手段】前記目的を達成するため、本発明に係るマイクロプローブは、探針が形成された中央部と、前記中央部から点対称に設けられ、かつピエゾ素子及び該ピエゾ素子に電界を与える電極を積層した複数のアーム部と、前記複数のアーム部の前記中央部とは異なる端部を固定する基板とからなるものである。

【0019】前記構成においては、各アーム部を中央部から基板側の端部に向けて放射線状に展張する構造にするのが好ましい。また、前記構成においては、各アーム部を端部近傍より中央部近傍に向けて次第に細くなるように構成するのが好ましい。

【0020】また、前記構成においては、アーム部の数が2又は3であるのが好ましい。また、前記構成においては、各アーム部に第1のピエゾ素子層と第2のピエゾ素子層とを積層し、第1のピエゾ素子層は前記各アーム部及び中央部で連続させ、第2のピエゾ素子層は前記各アーム部で各々独立に設けるのが好ましい。さらには、各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立に電界を与えるべく複数の電極層を設けるのが好ましく、各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立にかつ展張方向に対して左右に分離して電界を与えるべく複数の電極層を設けるのが好ましい。

【0021】また、本発明に係るマルチマイクロプローブは、各々に探針が形成された複数の中央部と、前記複数の中央部の各々から点対称に設けられ、かつピエゾ素子及び該ピエゾ素子に電界を与える電極を積層した複数のアーム部と、前記各々の複数のアーム部の前記複数の中央部とは異なる端部全てを固定する基板とからなるものである。

【0022】

【作用】前記本発明のマイクロプローブの構成によれば、複数のアーム部に設けたそれぞれのピエゾ素子を駆動して中央部、すなわち探針の三次元位置決めを行うことができ、特に、各アーム部が点対称に設けられ、かつ連結されているので、中央部を安定に保持し、移動中の探針の姿勢を垂直に保つことができると共に、機械的強度の向上を図ることができる。

【0023】前記構成において、各アーム部に第1のピエゾ素子層と第2のピエゾ素子層とを積層し、第1のピエゾ素子層は前記各アーム部及び中央部で連続させ、第2のピエゾ素子層は前記各アーム部で各々独立に設けるという好ましい構成によれば、第1のピエゾ素子層が各アーム部及び中央部において連続していることから、半導体プロセスによって簡単に作製することができる。また、第2のピエゾ素子層が各アーム部で各々独立に設けられていることから、各アーム部の微細な変形を独立に制御することができる。また、各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立に電界を与えるべく複数の電極層を設けるという好ましい構成によれば、第1のピエゾ素子層の伸縮量を制御して探針の平面方向の精密な位置決めを行なうことができると共に、第1のピエゾ素子層に与えられた電界に対応する所定の電界を各々の第2のピエゾ素子層に与えて各アーム部を厚み方向に歪曲させ、探針の垂直方向の精密な位置決めを行なうことができる。さらに、各アーム部の第1のピ

エソ素子層と第2のピエソ素子層とに各々独立にかつ展張方向に対して左右に分離して電界を与えるべく複数の電極層を設けるという好ましい構成によれば、第1のピエソ素子層もしくは第1、第2のピエソ素子層の左右の伸縮量の差をもって各アーム部ごとにその展張方向に歪曲させて探針の平面方向の精密な位置決めを行うことができる。第1、第2のピエソ素子層に与える電界を制御して各アーム部を厚み方向に歪曲させ、探針の垂直方向の精密な位置決めを行うことができる。

【0024】また、前記本発明のマルチマイクロプローブの構成によれば、複数のアーム部に設けたそれぞれのピエソ素子を駆動して複数の探針の三次元位置決めを同時に行うことができ、また、各々の複数のアーム部の複数の中央部とは異なる端部全てを同一の基板に設ける構成であるので、全構成要素を一度に作製することができる。

【0025】

【実施例】以下、実施例を用いて本発明をさらに具体的に説明する。

（実施例1）図1は本発明に係るマイクロプローブの一実施例を示す平面図、図2は図1に示す切断線POQに関するT方向断面図である。

【0026】図1、図2に示すように、マイクロプローブ10は、斜線で示したシリコン基板11上に等角度間隔に配置された3本のカンチレバー12、13、14に支えられた中央部15上に探針16を配した構成となっている。

【0027】各カンチレバー12、13、14は、それぞれ従来技術のものと似たような構造をしている。尚、11aはシリコン基板11に設けられた貫通部であり、各カンチレバー12、13、14及び中央部15の下側を開放している。

【0028】カンチレバー12、13、14は基本的に薄膜ピエソ素子17及び18、19（図示せず）、20からなるバイモルフ構造であるが、薄膜ピエソ素子17はカンチレバー12、13、14及び中央部15において連続しており、薄膜ピエソ素子18、19、20は各々のカンチレバー12、13、14に独立して積層されている。

【0029】薄膜ピエソ素子17の下には、カンチレバー12、13、14に対応する形で電極21、22（図示せず）、23が設けられており、薄膜ピエソ素子17と薄膜ピエソ素子18、19、20との間にも各々電極24、25（図示せず）、26が設けられている。薄膜ピエソ素子18の上には電極27a、27b、27cが設けられており、また、薄膜ピエソ素子19、20の上には各々電極28、29が設けられている。

【0030】電極27cは薄膜ピエソ素子18上から薄膜ピエソ素子17上へと連続して設けられており、中央部15の中心まで達している。そして、探針16はこの

電極27c上に設けられている。尚、各電極21～26、27a～27c、28、29には、図には示していないがそれぞれ配線がなされており、パッドを通して任意に電圧を印加することができる。

【0031】次に、上記構成を有するマイクロプローブの作製方法を図3を参照しながら説明する。作製にはエッチングやリソグラフィーといった一般的な半導体プロセスを用いる。

【0032】まず、シリコン基板11に裏面より異方性エッチングを施し、50～70μm厚のメンブレン11bを形成する（図3（a））。次いで、メンブレン11bの上に、電子ビーム蒸着法によって第1のA1薄膜を0.5μmの膜厚で成膜し、フォトリソグラフィーによって電極21、22、23をパターン形成する（図3（b）；但し、電極22は図示せず）。

【0033】次いで、電極21、22、23及びメンブレン11bの上に、0.2μm厚の第1の窒化膜と、3μm厚の第1の酸化亜鉛膜と、0.2μm厚の第2の窒化膜とを順に積層し、薄膜ピエソ素子17を形成する（図3（c））。ここで、第1及び第2の窒化膜はプラズマCVD法によって成膜し、第1の酸化亜鉛膜は反応性スパッタリング法によって成膜する。そして、窒化膜にはプラズマエッチングを施し、酸化亜鉛膜にはウェットエッチングを施して、それぞれパターンニングを行なう。

【0034】次いで、薄膜ピエソ素子17の上に、（b）工程と同様に第2のA1薄膜を蒸着し、電極24、25、26を形成する（図3（d）；但し、電極25は図示せず）。

【0035】次いで、電極24、25、26の上に、（c）工程と同様に第3の窒化膜と第2の酸化亜鉛膜と第4の窒化膜とを順に積層し、薄膜ピエソ素子18、19、20を形成する（図3（e）；但し、薄膜ピエソ素子19は図示せず）。

【0036】次いで、薄膜ピエソ素子18、19、20及び薄膜ピエソ素子17の上に、（b）工程と同様に第3のA1膜を蒸着し、電極27a、27b、27c、28、29を形成する（図3（f）；但し、電極27a、27b、28は図示せず）。

【0037】次いで、電極27cの先端に、リフトオフ法によって円錐状の探針16を形成する（図3（g））。最後に、メンブレン11bをプラズマエッチング法によって裏面から除去し、シリコン基板11に貫通部11aを形成する（図3（h））。

【0038】以上により、図1、図2の構造を有するマイクロプローブ10が得られる。尚、貫通部11aはシリコン基板11上に設けたキャビティ構造としても支障はない。この場合、上記の工程とは若干異なるが、全ての加工をシリコン基板11の上面から行うことが可能となる。

【0039】次に、以上のように構成されたマイクロプローブ10の動作を図4、図5を用いて説明する。マイクロプローブ10の動作としては、薄膜ピエゾ素子17、18~20を駆動して各カンチレバー12、13、14の伸縮量及び歪曲量を制御することにより、中央部15をXYZ方向へ基本的に平行移動させて、探針16の精密な三次元位置決めを行うものである。

【0040】この場合、薄膜ピエゾ素子17は各カンチレバー12、13、14及び中央部15において連続しているため、各カンチレバー12、13、14に対応する部分を伸縮あるいは歪曲させることにより、中央部15を移動させることができる。図に点線で示すのが初期状態であり、実線で示すのが移動状態である。

【0041】まず、薄膜ピエゾ素子17と薄膜ピエゾ素子18、19（図示せず）、20の間にある電極24、25（図示せず）、26を接地して電位を零に保持する。次に、薄膜ピエゾ素子17の下にある各々の電極21、22（図示せず）、23に印加する電圧を制御することにより、薄膜ピエゾ素子17の各カンチレバー12、13、14に対応する部分に各々与えられる電界を制御し、当該部位を自由に変形させる。例えば、電極21に正（場合によっては負）の電圧を印加してカンチレバー12を伸長させ、電極22、23に負（場合によっては正）の電圧を印加してカンチレバー13、14を収縮させれば、図4に示すように、中央部15をY方向へ移動させて探針16の位置決めを行うことができる。

【0042】また、電極21を接地し、電極22に正（場合によっては負）の電圧を印加してカンチレバー13を伸長させ、電極23に負（場合によっては正）の電圧を印加してカンチレバー14を収縮させれば、中央部15をX方向へ移動させることもできる。

【0043】従って、XY方向の任意の位置へ中央部15、すなわち探針16を位置決めできることになるが、もちろん、印加する電圧はXY方向の変位と薄膜ピエゾ素子17の特性によって決定されるものであり、中央部15が正確にかつ安定して移動するためには、上記のような単純な設定ではなく厳密な計算に基づく電圧設定が必要となる。

【0044】一方、薄膜ピエゾ素子18、19、20の上にある各々の電極27a、27b、28、29に印加する電圧を制御することにより、薄膜ピエゾ素子17の各カンチレバー12、13、14に対応する部分と薄膜ピエゾ素子18、19、20との伸縮量に差を設けて各カンチレバー12、13、14を上下に撓ませれば、図5に示すように、中央部15をZ方向に移動させることもできる。このときの各カンチレバー12、13、14の歪曲量が探針16のZ方向の移動量に相当する。

【0045】各カンチレバー12、13、14の動作としては基本的には従来技術のものと同じであるが、本実施例1のものにおいては中央部15を平行に移動させる

ことが可能である。すなわち、探針16を、常に垂直に保ったまま上下させることが可能である。このためには、各カンチレバー12、13、14の歪曲量を同一にすることが必要であり、具体的には、電極21への印加電圧と電極27a、27bへの印加電圧との差、電極22への印加電圧と電極28への印加電圧との差、電極23への印加電圧と電極29への印加電圧との差をすべて同じ値に設定することが必要である。

【0046】つまり、XY方向の位置決めを電極21、22、23への印加電圧を制御して行い、それぞれの電圧に対してある一定の差を有する電圧を電極27a及び27b、28、29に印加してZ方向の位置決めを行うことにより、探針16の三次元位置決めを実現することができる。この場合にも、中央部15を正確にかつ安定して移動させるために、さらに厳密な計算に基づく電圧設定が必要となる。

【0047】以上詳述したように、本実施例1の構成によれば、3本のカンチレバー12、13、14に設けたそれぞれの薄膜ピエゾ素子17、18~20を駆動して中央部15、すなわち探針16の三次元位置決めを行うことができる。各カンチレバー12、13、14は探針16を中心として点対称に設けられ、かつ連結されているので、中央部15を安定に保持し、移動中の探針16の姿勢を垂直に保つことができると共に、機械的強度の向上を図ることができる。

【0048】また、薄膜ピエゾ素子17が各カンチレバー12、13、14及び中央部15において連続しているため、アセンブルを必要とせず、半導体プロセスのみによって簡単に作製することができる。しかも、薄膜ピエゾ素子18、19、20が各カンチレバー12、13、14に対応して各々独立に設けられているので、各カンチレバー12、13、14の微細な変形を独立に制御することができる。

【0049】さらに、薄膜ピエゾ素子17、18~20の各カンチレバー12、13、14に対応した部位に各々独立に電界を与えるべく各電極21~26、27a、27b、28、29を設けているので、薄膜ピエゾ素子17の伸縮量を制御して探針16のXY方向の精密な位置決めを行うことができると共に、薄膜ピエゾ素子17に与えられた電界に対応する所定の電界を薄膜ピエゾ素子18、19、20に与えて各カンチレバー12、13、14を厚み方向に歪曲させ、探針16のZ方向への精密な位置決めを行うことができる。

【0050】（実施例2）図6は、本発明に係るマルチマイクロプローブの一実施例を示す平面図である。

【0051】図6に示すように、マルチマイクロプローブ30は斜線で示すシリコン基板31上に多数のマイクロプローブ30aが等間隔に配置された構成となっている。各々のマイクロプローブ30aは上記実施例1で説明したマイクロプローブ10と全く同じ構造であるが、

貫通部31bはキャビティ構造となっており、実施例1における貫通部11aに比べて作製が容易であり、かつシリコン基板31の強度を向上させることもできる。

【0052】さて、各々のマイクロプローブ30aは実施例1のマイクロプローブ10と同じ構成であるため、動作も同じである。しかし、このように多数集積することにより、各々の探針36の三次元位置決めを同時に行うことが可能となる。従って、マルチマイクロプローブ30を走査トンネル顕微鏡(STM)などに搭載すれば、同一試料の複数の部位を同時に測定することができる。

【0053】また、制御方法をマイクロプローブ30aごとに变えて、異なる条件での測定を同時に行うこともできる。さらには、各々のマイクロプローブ30aを異なる検出方式の測定装置として利用することにより、従来に比して格段に多角的な測定を行なうことも可能となる。

【0054】各マイクロプローブ30aは全て同一のシリコン基板31に設けられており、前記した工程によって全構成要素を一度に作製することができる。従って、アセンブルが不要であることはもちろん、各々のマイクロプローブ30aの間隔などの精度も十分に保持することができる。

【0055】(実施例3)図7は、本発明に係るマイクロプローブの他の実施例を示す平面図である。図7に示すように、マイクロプローブ40は上記実施例1で説明したマイクロプローブ10ときわめてよく似た構造をしており、特に断面形状は図2とほとんど同じである。すなわち、斜線で示したシリコン基板41上に等角度間隔に配置された3本のカンチレバー42、43、44に支えられた中央部45上に探針46を配した構成となっている。尚、41aはシリコン基板41に設けられた貫通部であり、各カンチレバー42、43、44及び中央部45の下側を開放している。

【0056】各カンチレバー42、43、44に連続する薄膜ピエゾ素子47と、各カンチレバー42、43、44に独立して積層された3枚の薄膜ピエゾ素子(図示せず)については、実施例1の薄膜ピエゾ素子17、18~20と同じバイモルフ構造となっている。また、薄膜ピエゾ素子47とその上の薄膜ピエゾ素子との間に設けられた電極(図示せず)の形状も実施例1の電極24、25、26と同じである。

【0057】上側の薄膜ピエゾ素子上の電極57a、57b、57cは実施例1の電極27a、27b、27cと同じであるが、電極58a、58b、59a、59bに関しては実施例1の電極28、29とは異なった形状であり、電極57a、57bと同様にカンチレバー43、44の展張方向に左右に分割された形状となっている。また、薄膜ピエゾ素子47の下にも、電極57a、57b、58a、58b、59a、59bに対応する形

で電極(図示せず)が設けられている。

【0058】尚、電極57cが中央部45の中心まで達して探針46が形成されている点や、各電極に各々配線がなされ、パッドを通して任意に電圧を印加することができる点も実施例1と同様である。また、作製方法も同様であるため、ここでは説明を省略する。

【0059】次に、以上のように構成されたマイクロプローブ40の動作を図8を用いて説明する。マイクロプローブ40の動作としては、薄膜ピエゾ素子47等を駆動して各カンチレバー42、43、44の歪曲量を制御することにより、中央部45をXYZ方向へ平行移動させて、探針46の精密な三次元位置決めを行なうものである。図に点線で示すのが初期状態であり、実線で示すのが移動状態である。

【0060】まず、薄膜ピエゾ素子47とその上の3枚の薄膜ピエゾ素子(図示せず)との間にある電極(図示せず)を実施例1と同様に接地する。次に、薄膜ピエゾ素子47の下にある各々の電極(図示せず)と最も上にある電極57a、57b、58a、58b、59a、59bに印加する電圧を制御することにより、薄膜ピエゾ素子47の各カンチレバー42、43、44に対応する部分とその上の3枚の薄膜ピエゾ素子に各々与えられる電界を制御して、当該部位を自由に変形させる。ここで、実施例1と異なる点は、実施例1では各カンチレバー12、13、14の伸縮によって中央部15を移動させていたのに対し、本実施例3では各カンチレバー42、43、44の歪曲によって中央部45を移動させている点である。

【0061】例えば、電極57a、57b及びこれらに対応する薄膜ピエゾ素子47の下にある電極に正(場合によっては負)の電圧を印加してカンチレバー42を伸長させる。また、電極58a、59b及びこれらに対応する薄膜ピエゾ素子47の下にある電極に正(場合によっては負)の電圧を印加し、さらに、電極58b、59a及びこれらに対応する薄膜ピエゾ素子47の下にある電極に負(場合によっては正)の電圧を印加してカンチレバー43、44の左右の伸縮量に差を生じさせ、結果的にそれぞれを歪曲させることにより、図8に示すように、中央部45をY方向に移動させて探針46の位置決めを行うことができる。

【0062】もちろん、各電極への印加電圧を適宜選択することによって、中央部45をX方向に移動させることも可能であり、この場合もXY方向の任意の位置へ中央部45、すなわち探針46を位置決めすることができる。

【0063】また、実施例1と同様に、薄膜ピエゾ素子47とその上の薄膜ピエゾ素子との伸縮量に差を設けて各カンチレバー42、43、44を上下に撓ませることにより、探針46の姿勢を垂直に保ったままZ方向に移動させることも可能である。

【0064】このように、各カンチレバー42、43、44の薄膜ピエゾ素子47等に各々独立にかつ展張方向に対して左右に分離して電界を与えるべく各電極57a、57b、58a、58b、59a、59b等を設けているので、薄膜ピエゾ素子47等の左右の伸縮量の差をもって各カンチレバー42、43、44ごとにその展張方向に歪曲させて探針46の平面方向の精密な位置決めを行うことができると共に、薄膜ピエゾ素子47等に与える電界を制御して各カンチレバー42、43、44を厚み方向に歪曲させ、探針46の垂直方向の精密な位置決めを行うことができる。

【0065】(実施例4)図9は、本発明に係るマルチマイクロプローブの他の実施例を示す平面図である。

【0066】図9に示すように、マルチマイクロプローブ60は斜線で示すシリコン基板61上に多数のマイクロプローブ60aが等間隔に配置された構成となっている。各々のマイクロプローブ60aは上記実施例3で説明したマイクロプローブ40よりカンチレバーが1本少なくなっており、結果的に直線形状をなしている。貫通部61bはキャピティ構造となっており、実施例3における貫通部41aに比べて作製が容易であり、かつシリコン基板61の強度を向上させることができる。

【0067】さて、各々のマイクロプローブ60aは実施例3のマイクロプローブ40と基本的に同じ構成であるため、その動作も同じである。しかし、このように多数集積することにより、各々の探針66の三次元位置決めを同時に行うことが可能となる。しかも、上記実施例2のマルチマイクロプローブ30に比べて集積度が向上し、より細かいピッチで配列することができる。

【0068】従って、マルチマイクロプローブ60をSTMなどに搭載すれば、同一試料の複数の部位を同時に測定できる等、実施例2のマルチマイクロプローブ30と同様の効果を奏することができる。また、作製工程や精度保持の面でも実施例2のものと同様である。

【0069】最後に、マイクロプローブ60aの動作状態を図10に示す。マイクロプローブ60aの動作としては、実施例3と同様に薄膜ピエゾ素子67等を駆動して各カンチレバー62、63の歪曲量を制御することにより、中央部65を移動させて、探針66の精密な三次元位置決めを行うものである。図に点線で示すのが初期状態であり、実線で示すのが移動状態である。

【0070】

【発明の効果】以上説明したように、本発明に係るマイクロプローブの構成によれば、複数のアーム部に設けたそれぞれのピエゾ素子を駆動して中央部、すなわち探針の三次元位置決めを行うことができ、特に、各アーム部が点対称に設けられ、かつ連結されているので、中央部を安定に保持し、移動中の探針の姿勢を垂直に保つことができると共に、機械的強度の向上を図ることができる。

【0071】前記構成において、各アーム部に第1のピエゾ素子層と第2のピエゾ素子層とを積層し、第1のピエゾ素子層は前記各アーム部及び中央部で連続させ、第2のピエゾ素子層は前記各アーム部で各々独立に設けるという好ましい構成によれば、第1のピエゾ素子層が各アーム部及び中央部において連続していることから、半導体プロセスによって簡単に作製することができる。また、第2のピエゾ素子層が各アーム部で各々独立に設けられていることから、各アーム部の微細な変形を独立に制御することができる。また、各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立に電界を与えるべく複数の電極層を設けるという好ましい構成によれば、第1のピエゾ素子層の伸縮量を制御して探針の平面方向の精密な位置決めを行なうことができると共に、第1のピエゾ素子層に与えられた電界に対応する所定の電界を各々の第2のピエゾ素子層に与えて各アーム部を厚み方向に歪曲させ、探針の垂直方向の精密な位置決めを行なうことができる。さらに、各アーム部の第1のピエゾ素子層と第2のピエゾ素子層とに各々独立にかつ展張方向に対して左右に分離して電界を与えるべく複数の電極層を設けるという好ましい構成によれば、第1のピエゾ素子層もしくは第1、第2のピエゾ素子層の左右の伸縮量の差をもって各アーム部ごとにその展張方向に歪曲させて探針の平面方向の精密な位置決めを行うことができると共に、第1、第2のピエゾ素子層に与える電界を制御して各アーム部を厚み方向に歪曲させ、探針の垂直方向の精密な位置決めを行うことができる。

【0072】また、本発明のマルチマイクロプローブの構成によれば、複数のアーム部に設けたそれぞれのピエゾ素子を駆動して複数の探針の三次元位置決めを同時に行うことができ、また、各々の複数のアーム部の複数の中央部とは異なる端部全てを同一の基板に設ける構成であるので、全構成要素を一度に作製することができる。また、制御方法をマイクロプローブごとに变えて、異なる条件での測定を同時に行うこともできる。さらには、各々のマイクロプローブを異なる検出方式の測定装置として利用することにより、従来に比して格段に多角的な測定を行うことも可能となる。

【図面の簡単な説明】

【図1】本発明に係るマイクロプローブの一実施例を示す平面図である。

【図2】図1に示す切断線P-O-Qに関するT方向断面図である。

【図3】本発明に係るマイクロプローブの作製工程図である。

【図4】本発明に係るマイクロプローブの一実施例の動作状態を示す平面図である。

【図5】本発明に係るマイクロプローブの一実施例の動作状態を示す断面図である。

【図6】本発明に係るマルチマイクロプローブの一実施



例を示す平面図である。

【図 7】本発明に係るマイクロプローブの他の実施例を示す平面図である。

【図 8】本発明に係るマイクロプローブの他の実施例の動作状態を示す平面図である。

【図 9】本発明に係るマルチマイクロプローブの他の実施例を示す平面図である。

【図 10】本発明に係るマルチマイクロプローブの他の実施例の動作状態を示す平面図である。

【図 11】従来のマイクロプローブの構成図である。

【図 12】従来のマイクロプローブの作製工程図である。

【図 13】従来のマイクロプローブの動作説明図である。

【図 14】従来のマイクロプローブの動作説明図である。

【図 15】従来のマイクロプローブの動作説明図である。

【図 16】従来のマイクロプローブの動作説明図である。

【符号の説明】

10、30a、40、60a マイクロプローブ

11、31、41、61 シリコン基板

12、13、14、42、43、44、62、63 カンチレバー

15、45、65 中央部

16、36、46、66 探針

17、18、19、20、47 薄膜ピエゾ素子


21、22、23、24、25、26、27a、27

b、27c、28、29、57a、57b、57c、5


8a、58b、59a、59b 電極

30、60 マルチマイクロプローブ


【図 1】




【図 2】




【図 3】




【図4】




【図11】




【図5】




【図13】




【図14】




【図6】




【図7】




【図8】




【図9】




【図10】



【図12】



【図16】



【図15】

